工作职责：
1.      搭建mbist、 scan、和bsd insertion的流程；
2.      参与chip level的测试feature和架构定义；
3.      负责clock gating、bist控制模块、scan控制模块的逻辑的设计；
4.      负责debug模块的逻辑设计；
5.      协助后端部门完成优化timing；
6.      定义ATE测试方案，提供测试时许和硅后的bring-up与debug；
7.      负责测试覆盖率的提升与yield分析。
职位要求：
1.      精通mentor/synopsys/的dft工具；
2.      具备流片经验和bring-up经验；
3.      掌握perl、makefile、TCL等script语言；
4.      掌握DFT知识，如scan/mbist/boundary scan and jtag protocol（1149.1/1149.6/1687/1500）；
5.      掌握analog phy的测试知识；
6.      掌握DFT timing分析；
7.      掌握提升测试覆盖率的知识。