岗位职责：
1、按照计划完成芯片从Netlist In到GDSII的设计，如DFT，时钟树规划，Power规划，静态时序分析、布局布线、CDC分析、noise分析，等效性分析和芯片封装设计；
2、根据芯片的总体要求，制定芯片的后端设计流程和时间点，完成芯片后端设计文档；
3、跟踪芯片投片后的质量，协助进行芯片的失效分析；
4、可以指导芯片级别和板级的信号完整性分析；
5、与Foundry厂家紧密合作，提高芯片的量产良率；
6、组建一个小规模的后端团队，可以独立开展后端设计工作。
岗位要求：
1、熟悉Verilog HDL, SystemVerilog；
2、熟悉DFT的流程和工具，能够指导团队成员使用EDA工具进行DFT设计和检查；
3、精通静态时序分析工具和等效性检查工具；
4、精通并且能够指导团队成员进行PD和routing,熟练掌握EDA工具，精通时钟树的设计和优化；
5、精通并且能够指导团队成员进行Power完整性分析和信号完整性分析；
6、能够指导团队成员使用EDA工具进行LVS/DRC检查；
7、精通并且能够指导团队成员进行封装的设计和信号完整性分析；
8、精通CP/FT测试流程和提升芯片量产的良率；
9、精通并且能够指导团队成员进行芯片不良品的分析；
10、有很强的技术文档撰写能力；
11、熟练掌握Perl, Tcl/Tk, Unix Shell等脚本语言；
12、具有很强的沟通和学习能力，有很强的抗压能力；
13、7年以上芯片后端工作经验，至少在40nm及以下的工艺节点有2款芯片的流片经验，必须有在主流Foundry厂家(TSMC, GlobalFoundry, UMC, IBM, SMIC)的流片经验。