岗位职责：
1、在Front-end阶段参与芯片后端/成本可行性评估；
2、负责芯片的早期面积/速度/功耗的评估；
3、推动第三方后端设计服务团队尽力做到芯片面积最小，速度最高，功耗最小；
4、监督和掌控后端的schedule，并尽可能消除不必要的环节和把某些阶段提前，压缩芯片从netlist到Tape out的后端设计时间；
5、review第三方后端设计服务团队的工作质量；
6、后端基本事务。
岗位要求：
1、熟悉芯片后端的全流程，如DFT，时钟树规划，Power规划，时序分析、布局布线、CTS、noise分析等；
2、精通时序分析和优化；
3、精通Block级别或者top级别的PD和routing, 熟练掌握EDA工具，精通时钟树的设计和优化；
4、具有很强的沟通和学习能力，有很强的抗压能力；
5、2年以上芯片后端工作经验，至少做过2个及以上的Block的APR，在40nm及以下的工艺节点至少有1款芯片的流片经验， 必须有主流Foundry厂家(TSMC, GlobalFoundry, UMC, IBM, SMIC)的流片经验