工作职责：
理解模块功能，撰写测试计划，用C/C++/SV 实现图形芯片的直接和随机测试激励
根据功能和性能开发各种monitor 和checker ，以及assertion
调试各种testench 和testcase 失败案例, 找出failure 原因，与设计工程师一起修复并验证bug
进行回归测试，确保代码覆盖率和功能覆盖率达到tape out 要求
进行门级网表仿真，进行带时序或者功耗信息的后仿
维护并改善testbench 和验证流程，提高效率
任职资格：熟悉Verilog，熟悉system verilog，具备基本的电路设计和验证能力，熟悉perl