岗位职责:1. 与SoC架构团队一起制定顶层时钟网络结构2. 使用EDA工具以及脚本实现顶层时钟网络的物理设计3. 进行电路仿真与验证，确保所设计的时钟结构在skew，延时，功耗，和可靠性方面达到设计指标4. 与不同设计团队协同工作解决时钟相关的问题

任职资格:1. 电子类相关专业的学士，硕士，或博士2. 2年大规模层次化物理设计经验3. 熟练使用各种EDA工具，例如ICC、Innovus、PT、Calibre4. 有晶体管级Spice仿真经验5. 有顶层时钟网络设计经验（H-tree或Mesh）6. 精通脚本编程，TCL，perl，shell7. 良好的英语读写能力