主要职责
1.根据design spec制定验证计划
2.搭建IP/sub-system level testbench, 编写testcase
3.开发可复用的verification platform
4.负责code coverage和functional coverage closure，提供verification report
5.负责从RTL-simulation到Gate level simulation的完整验证流程
6.Support validation 和软件团队的验证和测试工作

任职要求
1、211，985，海外名校以上学校（第一学历），硕士及以上学历，​5年以上工作经验
2、熟练掌握Verilog, SystemVerilog和UVM验证方法学
3、熟练掌握VCS/Xcelium，Verdi，URG/IMC等工具的使用
4、熟悉makefile, C/C++, 以及Python/Perl/shell脚本语言
5、具有GPU/ARM CPU/bus fabric/low power验证经验