1. 按项目计划搭建模块和子系统级验证环境，并跟踪维护验证结果。
2. 应用UVM/VMM验证方法学，根据SPEC完成环境搭建，撰写测试计划，测例编写，运行调试，生成报告等。
3. 使用脚本语言，维护更新验证环境。
 4. 其他相关的验证工作。 
任职要求：
1. 本科以上学历，电子，通信，计算机等相关专业。
2. 本科工作3年以上，硕士工作2年以上。
3. 善于学习，团结进取，勇于挑战。
4. 熟悉Verilog和Systemverilog，熟练使用脚本语言如Perl, Shell, Tcl等，熟练使用逻辑仿真及调试工具，如VCS, Verdi等。
5. 熟悉UVM优先。有成功的Tapeout经验者优先。