1.与架构团队、逻辑设计团队合作，深刻理解设计规格书/算法说明书，提取并细化验证需求；
2.完成模块单元验证，集成验证，SOC系统验证的验证计划制定；
3.搭建、维护、优化验证平台，提高验证效率与验证交付质量；
4.完成验证用例的测试执行与验证结果分析，完成问题的初步定位；
5.与设计团队合作分析提升测试覆盖率的方法，特别是基于约束的随机测试用例覆盖，保证计划内高质量地完成验证收敛与交付。
                        
任职要求：
1.熟练使用C/C++, Verilog, System Verilog；熟悉UVM平台。
2.验证工程师有1-2年验证工作经验。高级验证工程师拥有3-5年验证工作经验；
3.有验证计划书编写经验，包括验证需求分解与测试用例规划；
4.对搭建、维护、优化验证环境有丰富的实际操作经验；
5.对交付覆盖率驱动的有约束的随机测试方法论有较丰富的实际经验；
6.对Perl, Makefile, tcl, python等脚本语言熟练使用；
7.沟通能力强，善于学习，善于团队合作；
8.对有SOC系统验证经验者，或通讯系统验证经验者优先考虑。