1、 负责与设计人员制定验证计划；
2、 负责模块级、系统级验证平台搭建与维护；
3、 负责验证条例的设计和验证模型的开发；
4、 负责验证覆盖的检查和验证优化；
5、 编写完整的验证报告；
岗位需求
1、 熟练掌握System Verilog设计语言及相关EDA工具；
2、 熟悉SoC验证流程、方法、掌握Makefile、Perl、Shell等脚本语言；
3、 具有基于UVM的SoC验证工作经验者优先；
4、 具有较强的学习能力，优秀的独立分析问题的能力。
1、 5年以上相关工作经验；
2、 熟练掌握Cadence、Spectre的相关模拟设计EDA工具；
3、 具有模数转换类IP设计经验；
4、 熟练掌握模拟电路设计方法、设计流程。
5、 具备良好的沟通和文档编写能力；
6、具有低功耗设计经验者优先；