职位描述
岗位职责：
1. 完成芯片级架构设计、RTL实现/验证及相关工作。
2. 参与搭建仿真验证环境和FPGA验证环境。
3. 参与芯片综合、DFT、后端的设计和实现。
4. 指导版图设计并进行相关检查和后仿真。
5. 持续提升设计质量，包括面积，功耗，时序优化。

岗位要求
1. 计算机、数学、物理、电子、通信、集成电路设计等相关专业本科及以上学历。
1. 精通Verilog设计语言，熟悉芯片设计方法学，精通低功耗设计，可靠和可测性设计。
2. 熟悉主流EDA工具，理解逻辑综合、Floorplan、布局布线、时序分析、功耗分析等。
2. 有使用综合、lint、形式验证、静态时序分析工具的经验。
3. 有成功流片经验，熟悉系统架构者优先。