职位描述:         
(1)负责开发和维护用于硬件仿真加速器的数字电路逻辑综合软件，包括Verilog/VHDL的编译、编译数据库优化、电路优化、memory综合等。
(2)应用高效的存储技术和算法改进编译数据库和优化电路，提升并行计算，提高软件性能和质量。
(3)根据仿真加速器的硬件发展，研究实现新的逻辑综合功能，满足电路高速仿真展需求。
 
职位需求:
(1)计算机,电子或者数学专业硕士及以上学历。
(2)精通Linux/Unix环境下的C/C++编程，具备扎实的数据算法功底，熟悉软件开发流程。
(3)有很好的团队合作精神，英文读写流利，听说熟练。
(4)工作积极热情，具有探索和创新精神。
(5)熟悉数字电路仿真与综合或形式验证算法者优先。