职位描述：
1. 围绕验证效率和质量，负责公司所有验证方法和研究工作。
2. 负责验证环境设计以及优化，制定验证流程。
3. 负责数字IP的TB搭建，TestPlan制定。
4. 负责测试CASE的设计以及Regression的维护。
5. 协同设计工程师共同完成SYSTEM级测试。
 
职位要求：
1. 大学本科毕业5年或者以上工作经验，微电子、集成电路设计相关专业。
2. 熟悉SystemVerilog，熟悉基于OOP建立验证环境的思想和方法。
3. 熟悉UVM验证方法学，有UVM相关的开发维护经验。
4. 具有IP模块和SOC设计经验者优先。
5. 良好的沟通和团队合作意识。