岗位职责：
1.      参与复杂IP如AI加速器以及异构SOC的架构定义，制定功能设计规范；
2.      算法理解和模块级RTL设计、仿真验证及综合；
3.      SOC的集成和仿真；
4.      参与FPGA验证。
 
任职要求：
1.      本科从事IC设计3年以上，硕士从事IC设计1年以上，我们将根据求职者经验和能力提供高级或初级职位；
2.      熟悉Verilog/VHDL语言，熟练使用熟练使用Synopsys或Cadence仿真工具;
3.      从事过复杂IP设计或者有SOC集成经验；
4.      熟悉SystemVerilog及UVM验证方法者优先；
5.      熟悉综合、时序分析、形式验证等流程者优先
6.      有深亚微米流片经验;
7.      学习能力强，有责任心，积极主动、沟通能力强，有团队精神。