技能要求：
版图设计，IC版图，Calibre，Virtuoso
1. 负责独立或协作完成模拟IC模块的版图设计；
2. 负责协作完成芯片顶层的版图布局和设计；
3. 负责应用Calibre等验证工具对版图进行DRC/LVS/ERC/ANT等各项验证；
4. 负责版图寄生参数的提取工作（QRC），协助电路设计工程师完成后仿；
5. 与设计工程师充分沟通，独立完成模块的版图布局；
6. 大专及以上学历（微电子、电子信息、通信等相关专业优先考虑）；
7. 熟悉基本的半导体制造工艺流程，了解基础的电路知识；
8. 熟悉Linux平台，熟悉常用的EDA工具者优先考虑，如Cadence、Virtuoso、Calibre等；
9.了解ESD 保护电路，latch-up产生机理及预防措施；
10. 熟悉CMOS工艺，有流片经验者、有反向提图经验者优先考虑；
11.熟悉skill/perl/tcl等脚本语言者优先考虑；
12. 具有良好的沟通和协调能力，以及良好的团队意识和合作精神。