职责描述：
• 依照模拟电路schematic创建优化IC晶体管级版图设计
• 通过DRC，LVS，ERC，ANT，对版图进行验证和优化
• 与模拟IC工程师合作沟通，对版图的结构和布局有自己的见解，了解寄生效应对电路性能的影响

任职要求：
• 微电子相关专业毕业，本科一年以上工作经验，优秀毕业生亦可 
• 熟练掌握使用相关EDA软件如Cadence设计流程及DRC和LVS
• 有模拟IC设计基础，熟悉代工厂的约束文件优先
• 有独立的发现、分析和解决问题的能力，且善于学习和总结，善于沟通，有团队合作意识