职位描述：             
1. 负责高速SerDes IP的设计与实现
2. 负责算法设计，RTL编程，模拟设计建模，验证，综合，时序收敛以及芯片调试
3. 和模拟设计团队协同进行接口的定义
4. 和验证团队合作以便顶层测试环境的整合
5. 和产品团队协作使产品或IP达到量产标准
薪酬福利待遇：
1、 双休，五险一金、补充医疗保险、法定年休假+福利年假、节日福利等；
2、一经录用，待遇从优。
任职资格：              
1、电子工程专业或计算机专业硕士或以上
2、至少5年以上的数字设计经验
3、有10Gbps或以上SerDes的直接开发经验优先
4、极强的Verilog RTL编程和仿真能力
5、较强的脚本编程能力(C, Perl, TCL, MATLAB)
6、有高速SerDes设计经验如Ethernet/PCIe/SATA/USB/MIPI/DDR优先
7、积极主动，有较好的团队协作及沟通技巧