您将从事：
1、负责FPGA产品IOPLL时钟相关模块的测试用例的设计方案制定；
2、负责运用ATPG工具进行DFT电路的测试验证、板上调试、覆盖率总结与优化设计，并参与产品架构阶段的DFT设计方案制定；
3、负责芯片的DC、AC参数的测试；
4、负责芯片模块的制造性缺陷（静态缺陷、传输路径缺陷、时序缺陷等）的测试用例开发、调试与优化；
5、进行数据分析、失效分析，跟进异常处理，推动良率优化。
您需具备：
1、微电子、电子工程、集成电路、通信或相关专业本科或以上学历；
2、3年以上芯片测试或者FPGA开发工作经验，英语熟练，有芯片测试经验者优先；
3、掌握ATPG工具进行DFT测试向量的开发以及覆盖率统计、优化；
4、熟悉板级测试、调试手段和方法，有应用调板经验者优先；
5、熟悉芯片仿真相关 EDA 工具的使用（如VCS，NCSIM等），能熟练使用Verilog；
6、有芯片的IO接口DC、AC特性参数、PLL/DLL/ADC/时钟相关性能测试经验者优先；
7、工作积极、主动、好学、善于思考。