职位描述：
1.负责建立和完善数字电路物理设计流程和脚本环境；
2.负责数字电路模块级RTL to GDS的全流程设计实现及相关的物理验证；
3.负责芯片测试和联调。
 
要求：
1.电子、微电子、集成电路方向硕士及以上学历，2年以上相关工作经验；
2.熟练使用Verilog, VHDL硬件描述语言及VCS、Modelsim等前端仿真工具；
3.熟练使用Cadence，Synopsys, Mentor等后端设计工具；
4.精通tcl/csh/perl脚本语言；
5.熟悉芯片后端设计，包括布局布线，电源规划，时序优化，电压完整性、信号完整性分析，物理验证等；
6.在65/60nm或更先进工艺条件下，拥有至少一次成功流片经验；
7.有数字滤波器设计经验者优先考虑；
8.有基于FPGA的原型验证经验者优先考虑；
9.能够按照计划节点独立完成工作，具有目标导向的工作态度。