岗位职责：
1.     负责SoC综合实现整体规划方案。
2.     负责CPU模块级/顶层综合实现流程，包括SDC/Synthesis/Formal/STA。
3.     支持PnR工程师完成Floorplan/CTS/Timing closure。
4.     负责参数提取，支持验证工程师完成门级仿真调试。
5.     运用UPF低功耗方法学完成低功耗设计流程。
 
任职要求：
1．熟悉Verilog HDL，对SDC有深刻理解，熟练使用主流EDA工具软件。
2．熟悉Linux系统操作，熟练掌握脚本编写技能（Shell/Tcl/Perl等）。
3．具备40nm或40nm以下先进工艺SoC的Timing closure/STA经验优先。
4．具备DFT设计验证经验及测试向量生成经验优先。
5．具备一定领导能力及独立工作能力。
6．相关专业本科及以上学历， 本科5年以上或硕士3年以上工作经验。