工作职责：
1. 相关IC后端设计经验；
2. 负责芯片从Netlist到GDSII的物理设计流程；
3. 熟悉布局布线、物理验证、功耗压降分析、寄生参数提取，DRC&LVS等物理设计流程；
4. 有physically partition, floorplan the entire chip经验；
5. 熟悉whole chip, block level, 从frontend到backend的时序分析，了解综合，形式验证，Netlist quality check；
6. 要有40nm以下工艺经验；
7. 有低功耗设计经验优先。
任职要求：
1. 使用过redhawk(or cadence eps or Synopsys Primerail)等software，有过IR/EM/PI分析和解决能力；
2. Chip level静态及动态功耗分析的经验；
3. 熟悉电压变化对器件性能的影响，以及功率噪声对静态时序的影响；
4. 对analog circuit and simulation有一定了解；
5. 对 backend P&R有一定了解；
6. 如果对package and substrate design有一定基础为佳。
7. 工作经验1-3年（应届硕士如果有相关经验也可）。