岗位职责：
1、参与模块spec制定，完成架构设计和模块定义；
2、完成新IP设计，包括verilog代码编写，仿真验证；
3、数字电路的综合，时序验证，版图布局布线后的时序分析，一致性检查等；
4、完成新产品的silicon validation和debug相关工作直至量产；

职位要求:
1、微电子、电子信息工程硕士及以上学历；
2、3年及以上数字电路设计经验，有全流程、实际产品tapeout项目经验;
3、有视频、音频、以太网经验；
4、熟练使用verilog，主流EDA工具;
5、良好的沟通协调能力和团队合作精神；
6、良好的专业英语读写能力。